MAX10(FPGA)(3)

気を取り直してやっていきます。

参考書に従ってシステムIDを追加（正直なんの役に立つのかわからんが造作もないことなのでやっておく）。

でてきたダイアログで何もいじらず「Finish」。

そして、結線。

JTAG UARTを追加。NiosIIからprintfするとUSB-Blasterを通じてPCで見れるのでgoodです。。

出てくるダイアログではデフォルトの設定のままで。

そして結線。

参考書では、ここでDualコンフィギュレーションを入れるけど、省略。

で、参考書では、この後インターバルタイマーを２個入れるけど、3個入れる。参考書の12章に沿って作業しているけど、どうせ13章で3個目を入れるので。

とりあえず、設定はいじらない。

結線する。

GPIOを入れる。参考書では１つだけど、２ついれる。

一旦参考書通りにする。

結線する。

外部端子を引き出す。画面に書いてある通りダブルクリックする。

各モジュールの割り込み番号を指定する(今回は順序良くモジュールを入れてきたのでみるだけ)。

欲をかいて、ここからSDRAMを入れます。参考書は15章です。

参考書の通り設定します。

モジュール名が「new_sdram_controller_0」といまいちなので、「sdram_controller_0」に変更する。

結線して、外部端子を引き出す。

次はモジュールのアドレスを設定します。

今こうなってます。

こうします。

こういうの見ると、あぁー最近のARMコアが入っているデバイスってこうやって作ってるんだなーってイメージがわきます。

そして、NiosIIのリセットベクタと例外ベクタをSRAMに配置。

ここまでくると、下のメッセージのエラーがなくなります。

ctrl+sで保存。

終わったらclose

Generate HDL...を押す。

GenerateHDLの設定ダイアログで私はVHDL派ですと主張して、Generateを押す。

あとは、勝手にやってくれるのを待つ。

おわった。

しばらくすると、こういうのが出る。Projectに追加するときはこうしたまえということらしい。

今回はここまで。ここまでくればWindowsの呪い(Windows Update)が来ても被害は少ない。